Preview	PDF, German Download (1MB) | Terms of use
Preview	PDF, German Download (2MB) | Terms of use

Abstract

Diese Arbeit beschreibt die Entwicklung und Charakterisierung des CMOS-Chips CIPix. Der CIPix wurde im Rahmen dieser Diplomarbeit im ASIC-Labor der Universität Heidelberg entwickelt und wird als Auslesechip für das CIP-Upgrade- Projekt eingesetzt werden. Er besteht aus 64 ladungsempfindlichen, rauscharmen Vorverstärkern. Die verstärkten Signale werden von 64 Komparatoren mit einstellbarer Polarität digitalisiert. Der Komparator generiert beim Überschreiten einer Referenzspannung ein Triggersignal, das mittels eines vierfachen Multiplexers auf 16 Kanälen ausgegeben wird. Es werden die Architektur des CIPix vorgestellt und die einzelnen Funktionselemente erläutert. Die durchgeführten Simulationen werden dargestellt sowie die Meßergebnisse präsentiert. ---- This thesis describes the development and characterization of the CMOS-chip CIPix. The CIPix has been developed in the ASIC-laboratory of the University of Heidelberg and will be used as a readout chip for the CIP upgrade project. It consists of 64 charge sensitive, low-noise preamplifiers. The input signals are digitized by a comparator with configurable polarity. The comparator produces a trigger signal if the input signal exceeds a reference level. These signals are multiplexed by 4 onto 16 digital outputs. The architecture of the CIPix is presented and the different functional elements are explained. The simulations are shown and test results are given.