Eingang zum Volltext in HeiDOK
URN: urn:nbn:de:bsz:16-opus-4690
URL: http://www.ub.uni-heidelberg.de/archiv/469
Hinweis zum Urheberrecht.
A CMOS Mixed-Signal Readout Chip for the Microstrip Detectors of HERA-B
pdf-Format:
Dokument 1.pdf (2.673 KB)
SWD-Schlagwörter:
Mikrostreifen-Gasdetektor , HERA <Teilchenbeschleuniger> , VLSI , CP-Parität , ZEUS <Teilchendetektor>
Freie Schlagwörter (Deutsch):
HELIX128S-2 , Siliziumstreifen-Detektoren , CMOS Mixed-Signal Readout Chip , HERA-B , ASIC
Freie Schlagwörter (Englisch):
HELIX128S-2 , microstrip gas-chamber detectors , CMOS mixed-signal readout chip , HERA-B , ASIC
PACS - Klassifikation:
85.30.De, 85.40.Qx, 11.30.Er
Institut:
MPI fuer Kernphysik
Fakultät:
Fakultät für Physik und Astronomie
DDC-Sachgruppe:
Physik
Dokumentart:
Dissertation
Hauptberichter:
Knöpfle, Karl-Tasso Prof. Dr.
Sprache:
Englisch
Tag der mündlichen Prüfung:
24.06.1998
Erstellungsjahr:
1998
Publikationsdatum:
22.09.1999
Kurzfassung in Deutsch:
Innerhalb der vorliegenden Doktorarbeit wurden die wesentlichen analogen Teile
des CMOS Mixed-Signal Chips HELIX128S-2 entworfen und getestet; dieser Chip dient zur Auslese
von Ladungssignalen aus Siliziumstreifen- und Gas-Mikrostreifen-Detektoren, die beim
Nachweis von Elementarteilchen beim HERA-B Experiment (DESY, Hamburg) zum Einsatz kommen.
HELIX128S-2 integriert 128 Verstärkerkanäle, bestehend aus einem
schnellen (Anstiegszeit ca. 50 ns), rauscharmen
(ENC = 474 e + 35 e/pF x Cin) Ladungsverstärker, der
die Vorverstärkung der Strom/Ladungssignale (typisch 4 fC) übernimmt;
die langsam abfallenden Vorverstärkersignale werden von einem
nachfolgenden Pulsformer in zeitlimitierte Pulse
(Abfallzeit <= 100 ns) umgewandelt, die anschließend mit 10 MHz Abtastrate
in einer Kapazitätsmatrix
zwischengespeichert werden. Auf ein Level 1 Triggersignal hin, das mit
10 us Verzögerung erfolgt, werden die Signalwerte
durch einen weiteren Ladungsverstärker aus der
Matrix ausgelesen, von einem 128 zu 1 Multiplexer
auf eine Leitung gemultiplext und von einem schnellen Stromtreiber
als Analogwerte ausgegeben (max. 40 MHz); hierbei erfolgt die Auslese der
Matrixwerte totzeitfrei, d. h. ohne den Schreibvorgang
zu stören. Zum schnellen Nachweis eines getroffenen Streifens generiert
ein hinter dem Pulsformer angebrachter, kapazitiv gekoppelter Komparator
(Schwelle gemeinsam für alle Komparatoren)
ein digitales Signal, das zu vieren verodert als Open-Drain Signal
zur Verfügung gestellt wird.
Die Breite der Verstärkerkanäle darf wegen des Siliziumstreifenabstandes
50 um nicht überschreiten und beträgt bei dem vorgestellten Chip
42.2 um; die Größe des Chips beträgt 14.39 mm x 6.15 mm.
Durch konsequenten Einsatz von Stromspiegeln mit konstantem Referenzstrom
wird eine moderate Strahlenhärte ( <= 200 krad) erreicht.
Der entwickelte Chip erfüllt die vorgegebenen Spezifikationen; neben dem
HERA-B-Experiment wird er auch beim ZEUS-Experiment (DESY) eingesetzt
werden.
Kurzfassung in Englisch:
In the context of this dissertation the major part of the analog circuitry of the
CMOS mixed-signal chip HELIX128S-2 has been developed and tested; it serves for
the readout of charge signals from silicon-strip and microstrip gas-chamber detectors
to be installed for the detection of elementary particles at the HERA-B experiment
(DESY, Hamburg).
HELIX128S-2 integrates 128 amplifier channels, consisting of
a fast (rise time approx. 50 ns), low-noise (ENC = 474 electrons + 35 electrons/pF x Cin)
charge amplifier which integrates the current/charge-signals
(typically 4 fC); the slowly decaying preamplifier output signals are
converted by a subsequent pulse shaper into time-limited pulses (decay time <= 100 ns),
which are stored at 10 MHz sucessively in a capacitor array ("pipeline").
In the event of a level one trigger which arrives with a delay of 10 us,
the signal values are read out from the pipeline by a resetable charge amplifier;
this happens without introducing dead time, i. e. the write-operation is not affected.
The signals from different channels are multiplexed by a 128 to 1 multiplexer
onto one bus line and are
put out as analog values by a fast current buffer (max. 40 MHz).
Additionally, each channel is equipped with an AC-coupled comparator behind the
preamplifier/shaper. All comparators share a common threshold, the
output of four neighbouring comparators being ORed and brought
off-chip as open drain signals.
The width of an amplifier channel may not exceed 50 um due to the
silicon strip pitch and amounts to 42.2 um;
the chip's overall size is 14.39 mm x 6.15 mm.
By the use of current mirrors with constant reference current a
moderate radiation hardness is obtained (<= 200 krad).
The chip developed fulfills the given specifications of HERA-B; it will also be
employed by the ZEUS-experiment (DESY).
