Preview

PDF, English - main document Download (26MB) | Terms of use

Abstract

The aim of this thesis was to verify the feasibility of a readout ASIC which fulfills the challenging requirements of the X-ray Integrating Detector (XIDer) project. XIDer is committed to the design of a 2D hybrid pixelated detector for X-ray diffraction experiments at accelerator-based fourth-generation X-ray sources like the European Synchrotron Radiation Facility (ESRF). The requirements include a wide dynamic photon counting range up to 1 × 10^11 ph s^(−1) mm^(−2) with single photon sensitivity and a high versatility for many different measurement conditions. In addition, the energy range of 30 keV to 100keV demands for the use of high-Z compound semiconductor sensor materials like cadmium telluride and cadmium zinc telluride. The proposed and implemented readout ASIC design follows a modularized approach to read out large sensor pixel matrices in parallel performing on-chip analog-to-digital conversion, data pre-processing and storage. It explores novel concepts like a pipelined continuous conversion front-end, the digital integration scheme and the telegram protocol. This thesis presents the ASIC’s design process from drafts to actual implementations. Design concepts, simulations and characterisation measurements of ASIC and ASIC-sensor assembly prototypes are explained, analyzed and discussed with an emphasis on the performance of the analog front-end.

Translation of abstract (German)

Das Ziel dieser Arbeit bestand in der Überprüfung der Umsetzbarkeit eines Auslese-ASICs, der die ambitionierten Anforderungen des X-Ray Integrating Detector (XIDer) Projekts erfüllt. XIDer befasst sich mit der Entwicklung eines hybriden 2D-Pixeldetektors für Röntgenbeugungsexperimente an Synchrotrons der vierten Generation wie die European Synchrotron Radiation Facility (ESRF) in Frankreich. Zu den Anforderungen zählt ein großer dynamischer Zählbereich bis zu 1 × 10^11 ph s^(−1) mm^(−2), während der Detektor gleichzeitig einzelne Photonen auflösen können soll. Hinzu kommt eine hohe nötige Anpassungsfähigkeit an Experimente mit unterschiedlichen Voraussetzungen. Der geplante Energiebereich von 30keV bis 100keV erfordert außerdem den Einsatz von Verbindungshalbleitern wie Cadmiumtellurid und Cadmiumzinktellurid, die eine hohe mittlere Kernladungszahl aufweisen. Der entwickelte ASIC erlaubt die parallele Auslese von Sensor-Pixelmatrizen mit integrierter Analog-zu-Digital-Umsetzung (ADU), Datenvorverarbeitung und -speicherung. Dabei setzt er auf neue Konzepte wie die digitale Integration, das Telegramm-Protokoll und ein zweistufiges Frontend, in dem eine kontinuierliche ADU implementiert ist. Mit Fokus auf das analoge Frontend gibt diese Arbeit Einblicke in die Entwicklung des Auslese-ASICs, angefangen bei der Motivation gewählter Konzepte, bis hin zur Charakterisierung gefertigter Prototypen und daraus gezogener Schlussfolgerungen. Des Weiteren werden mehrere, an ESRF-Beamlines durchgeführte Messungen mit ASIC-Sensor-Prototypen vorgestellt und analysiert.