Preview

PDF, English - main document Download (25MB) | Terms of use

Abstract

Neuromorphic hardware addresses the limitations of traditional computers, particularly in terms of power consumption and simulation speed when handling neural networks. The first-generation BrainScaleS system achieves this by physically implementing neurons and synapses with analog circuits, complemented by the utilization of wafer-scale integration to realize high circuit counts. However, both techniques come with the compromise of limited control over the system, constraining previous emulations to small network sizes. This thesis introduces an optimized approach to hardware utilization that enables the execution of large-scale experiments. Techniques are developed that address hardware defects, reduce parameter variations through extended calibrations, increase neuron and synapse utilization by enhancing the routing capabilities, and bypass undesired circuit behaviors. Building upon these improvements, a precise model of hardware behavior is generated. This model serves as a foundation for aligning two large-scale biological networks with the inherent constraints of the hardware. To achieve this alignment, methods are developed that facilitate the necessary modifications while preserving biological behavior. By emulating these adapted network descriptions, the thesis demonstrates the system’s capabilities for large-scale experiments and enables performance comparisons with other simulators.

Translation of abstract (German)

Neuromorphe Hardware begegnet den Einschränkungen traditioneller Computer, insbesondere hinsichtlich Energieverbrauch und Simulationsgeschwindigkeit bei der Verarbeitung neuronaler Netzwerke. Das BrainScaleS System der ersten Generation erreicht dies, indem es Neuronen und Synapsen physisch mithilfe analoger Schaltungen implementiert, ergänzt durch den Einsatz von Wafer-Scale Integration zur Realisierung hoher Schaltungszahlen. Beide Techniken gehen jedoch mit dem Kompromiss einer eingeschränkten Kontrolle über das System einher, was bisherige Emulationen auf kleine Netzwerkgrößen beschränkte. Diese Arbeit stellt einen optimierten Ansatz zur Hardwarenutzung vor, der die Durchführung von großskaligen Experimenten ermöglicht. Es werden Techniken entwickelt, die Hardwaredefekte angehen, Parametervariationen durch erweiterte Kalibrierungen reduzieren, die Nutzung von Neuronen und Synapsen steigern, indem die Fähigkeit zur Routenfindung erhöht wird und unerwünschtes Schaltungsverhalten umgehen. Aufbauend auf diesen Verbesserungen wird ein präzises Modell des Hardwareverhaltens generiert. Dieses Modell dient als Grundlage für die Anpassung von zwei großskaligen biologischen Netzwerken an die inhärenten Einschränkungen der Hardware. Um diese Anpassung zu erreichen, werden Methoden entwickelt, die die notwendigen Modifikationen ermöglichen, während das biologische Verhalten erhalten bleibt. Durch die Emulation dieser angepassten Netzwerkbeschreibungen demonstriert die Arbeit die Fähigkeiten des Systems bezüglich großskaliger Experimente und ermöglicht Leistungsvergleiche mit anderen Simulatoren.