German Title: Entwicklung und Charakterisierung eines Strahlenharten Auslesechips für das LHCb-Experiment
Preview |
PDF, English
Download (3MB) | Terms of use |
Abstract
Within this doctoral thesis parts of the radiation hard readout chip Beetle have been developed and characterised, before and after irradiation. The design work included the analogue memory with the corresponding readout amplifier as well as components of the digital control circuitry. An interface compatible with the I2C-standard and the control logic for event readout have been implemented. A scheme has been developed which ensures the robustness of the Beetle chip against Single Event Upset (SEU). This includes the consistent use of triple-redundant memory devices together with a self-triggered correction in parts of the circuit. The Beetle ASIC is a 128 channel pipelined readout chip for silicon strip detectors. The front-end consists of a charge-sensitive preamplifier and a CR-RC pulse shaper. It features an equivalent noise charge of ENC = 497 e + 48.3 e/pF Cin. The analogue memory is a switched capacitor array, which provides a latency of max. 4 us. The 128 channels are transmitted off chip in 900 ns via a current driver. Beside the pipelined readout path, the Beetle provides a fast discrimination of the front-end pulse. A total ionising dose irradiation of Beetle1.1 up to 45 Mrad showed no functional failure and only slight degradation in the analogue performance. Chip version 1.2 fulfils the requirements of the vertex detector (VELO), the inner tracker (ITR) and the RICH detectors of the LHCb experiment.
Translation of abstract (German)
Innerhalb der vorliegenden Arbeit wurden Teile des strahlenharten Auslesechips Beetle entwickelt und sowohl vor als auch nach Bestrahlung charakterisiert. Zu den Entwicklungen zählte der analoge Speicher mit dem dazugehörigen Auslese-Verstärker, sowie Komponenten der digitalen Steuerlogik. Es wurde eine zum I2C-Standard kompatible Schnittstelle sowie die Logik zur Steuerung der Auslese eines Ereignisses implementiert. Der konsistente Einsatz von dreifach-redundanter Logik zusammen mit einer Fehler-Selbstkorrektur gewährleistet die Robustheit des Beetle Chips gegenüber Zustandsänderungen eines Speicherelements, die durch ein einzelnes Teilchen induziert werden (Single Event Upset). Der Beetle ASIC ist ein 128 Kanal Auslesechip für Silizium-Streifen Detektoren. Die analoge Eingangsstufe besteht aus einem ladungsempfindlichen Vorverstärker und einem CR-RC Pulsformer. Die äquivalente Rauschladung beträgt ENC = 497 e + 48.3 e/pF Cin. Der analoge Speicher ist eine Kapazitäts-Matrix, der eine Latenzzeit von maximal 4 us gewährleistet. Die 128 Kanäle werden über einen Stromtreiber in 900 ns vom Chip übertragen. Neben dem Signalpfad, der durch den analogen Speicher führt, stellt der Beetle Chip eine schnelle Diskriminierung des geformten Eingangspulses bereit. Eine Bestrahlung des Beetle1.1 bis 45 Mrad zeigte kein funktionales Versagen und nur leichte Verschlechterungen im analogen Verhalten. Die Chip-Version 1.2 erfüllt die Anforderungen des Vertex Detektors (VELO), des Inneren Spurdetektors (ITR) und der RICH Detektoren des LHCb Experiments.
Document type: | Dissertation |
---|---|
Supervisor: | Hofmann, Prof. Werner |
Date of thesis defense: | 29 January 2003 |
Date Deposited: | 11 Feb 2003 07:19 |
Date: | 2003 |
Faculties / Institutes: | Service facilities > Max-Planck-Institute allgemein > MPI for Nuclear Physics |
DDC-classification: | 530 Physics |
Controlled Keywords: | VLSI, CMOS-Schaltung, Spurdetektor, Strahlenschaden, Kundenspezifische Schaltung |
Uncontrolled Keywords: | Strahlenhärte , SiliziumstreifendetektorRadiation Hardness , Silicon Strip Detector , Single Event Upset |